PCT

## 国際予備審査報告

(法第12条、法施行規則第56条) (PCT36条及びPCT規則70]



	人又は代理人 類記号 DP-913PCT	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。				
	出願番号 T/JP03/00276	国際出願日(日.月.年)	15.01.03	優先日 (日.月.年)	17. 01. 02	
国際	特許分類(IPC)	Int. Cl7 G 0 9 G	3/30, 3/20			
出願。	人(氏名又は名称) 日本電気株式会社					
1.	国際予備審査機関が作成したこの	国際予備審査報告を活	去施行規則第57条(P	CT36条)の規定	とに従い送付する。	
2.	この国際予備審査報告は、この表	紙を含めて全部で _	3 ~-	ジからなる。		
	区 この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照) この附属書類は、全部で 14 ページである。					
3.	この国際予備審査報告は、次の内容	容を含む。				
	I X 国際予備審査報告の基礎	<u>k</u>	·		•	
	Ⅱ □ 優先権					
	Ⅲ	上の利用可能性につ	いての国際予備審査報	骨の不作成		
ļ	IV 開の単一性の欠如					
	<ul><li>V 図 PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明</li><li>Ⅵ</li></ul>					
	VII 国際出願の不備					
	VIII 国際出願に対する意見					
国際			国際予備審査報告を	 作成した日		
	15.01.03			10.03		
名称	及びあて先 日本国特許庁(IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4章		特許庁審査官(権限 一島 篤宏 電話番号 03-3	<b>屬</b>	2G 9308 内線 3225	

広答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。PCT規則70.16,70.17)  出題時の国際出願書類    別郷書 第	I. 国際予備審査報告の基礎						
別解書 第 1-24	応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。						
明細春 第		出願時の国際	出願書類				
請求の範囲 第	X	明細書	第 ~ ~ ~	-ジ、 国際予備審査の	· · -		
図面 第		請求の範囲 請求の範囲 請求の範囲	第 項 第 項 第 22,29 項	PCT19条の 国際予備審査の _30.06.	規定に基づき補正されたもの 請求書と共に提出されたもの 03 付の書簡と共に提出されたもの		
明細書の配列表の部分 第	X	図面	第	-ジ/図、 国際予備審査の	_		
上記のむ類は、下記の言語である		明細書の配列	表の部分 第ペ	-ジ、 国際予備審査の	· · · =		
□ 国際調査のために提出されたPCT規則23.1(b)にいう翻訳文の言語 □ PCT規則48.3(b)にいう国際公開の言語 □ 国際予備審査のために提出されたPCT規則55.2または55.3にいう翻訳文の言語 3. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際予備審査報告を行 □ この国際出願と書まれる書面による配列表 □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された啓気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述があった。 □ 明細書 第	2.	上記の出願書類	頁の言語は、下記に示す場合を除く	ほか、この国際出願の言語	である。		
□ PCT規則48.3(b)にいう国際公開の言語 □ 国際予備審査のために提出されたPCT規則55.2または55.3にいう翻訳文の言語 3. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際予備審査報告を行 □ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後にに、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない。 書の提出があった。□ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述があった。 4. 補正により、下記の書類が削除された。□ 明細書 第 □ □ 図面 図面の第 □ ページ □ 請求の範囲 第 □ □ 図面 図面の第 □ ページー図 □ 図面の第 ○ ページー図 □ の面になける開示の範囲を越えてされたものれるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え	ا	上記の事類は、	下記の言語である	_ 語である。			
□ この国際出願に含まれる書面による配列表           □ この国際出願と共に提出された磁気ディスクによる配列表           □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表           □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表           □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない書の提出があった           □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述があった。           4. 補正により、下記の審類が削除された。           □ 明細書 第		□ PCT規	則48.3(b)にいう国際公開の言語		訳文の言語		
□ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された審面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述があった。 4. 補正により、下記の書類が削除された。□ 明細書 第	3. 3	この国際出願に	<b>は、ヌクレオチド又はアミノ酸配</b> 及	を含んでおり、次の配列表	長に基づき国際予備審査報告を行った。		
明細書       第	□ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述書の提出						
│	□ 明細書 第ページ □ 請求の範囲 第項						

### 国際予備審查報告

国際出願番号 PCT/JP03/00276

四外,加伊耳林口	<u>L</u>			
新規性、進歩性又は産業上の利用可能性 文献及び説明	まについての法第12条	(РСТЗ5条(2))	に定める見解、	それを裏付ける
新規性(N)		1-29		有
9	間水の軸囲 _	·		
進歩性(IS)	請求の範囲 _	1-29		有
	請求の範囲 _			無
産業上の利用可能性 (IA)	請求の範囲	1-29		有
	請求の範囲		-	無
. 文献及び説明 (PCT規則70.7)		1		
請求項1-29			h a samulan Med	
一 みぬいっぽうなナーサークル・フェ	流ドライバの1つ 電流負荷駆動回路	oの電流出力に &のトランジス	対して複数 タのゲート	本のテータ に接続され
ポータ線に電流を供給する電線を1本ずつ選択する構成と、 るスイッチを制御する制御線を ライバの1電流出力が選択でき 併せ持つものに関しては、国際	、少なくとも、半	ド導体装置の1	ラインにお	いて電流ト
ライバの1電流出力が選択でき	るデータ線の本数	女と同じ数分偏 た女献のいす	fえている構造 *れにも 記	成の両者を 載も示唆も
が世界でものに関しては、国际されていない。				₩ 0/1··X 0
·				
			•	
	•			
•				

前記トランジスタのゲートと、対応するデータ線との間に直列に接続された複数のスイッチと、を備え、

前記電流負荷駆動回路内の前記トランジスタのゲートに一端が接続されるスイッチを制御する制御線を、前記半導体装置の1ラインにおいて、少なくとも、前記電流ドライバの1出力が選択できるデータ線の本数と同じ数分備え、

前記電流負荷駆動回路内の前記電流負荷セルに対応するデータ線に一端が接続 されるスイッチを制御する制御線を、前記半導体装置のラインごとに備えており、 アクティブ駆動電流書き込みを行う半導体装置の駆動方法であって、

1ラインを選択した1水平期間において、前記ラインごとに備えられた制御線上を伝達する制御信号によって、1ラインに相当する前記電流負荷セル内の、前記電流負荷セルに対応データ線に一端が接続されているスイッチを、1水平期間、オン状態とする第1のステップと、

前記出力セレクト信号に基づき、前記セレクタにより前記複数本のデータ線の うちの1本のデータ線を選択した期間に、前記複数の制御線のうち、前記選択さ れたデータ線に対応する制御線上を伝達する制御信号によって、前記電流負荷セ ル内の前記トランジスタのゲートに一端が接続されるスイッチをオンすることで、 前記電流負荷セル内の前記トランジスタに対して、前記電流ドライバから前記選 択されたデータ線に供給させる電流出力に対応する電流を、前記電流負荷に流す ように設定する第2のステップと、

前記選択された1本のデータ線の選択期間が終了する前に、又は同時に、前記 複数の制御線のうち、前記選択されたデータ線に対応する制御線上を伝達する制 御信号によって、前記スイッチをオフする制御を行う第3のステップと、

を有し、前記第2乃至第3のステップを、前記複数本のデータ線のそれぞれに対して行うことで、1ラインに相当する前記電流負荷セルへの電流書き込みを完了する制御を行う、ことを特徴とする半導体装置の駆動方法。

12. (補正後) 基板上一方向に延在されている複数本のデータ線と、 前記データ線と直交する方向に延在される複数本の制御線と、を備え、 前記複数本のデータ線と前記複数本の制御線との交差部に電流負荷セルを複数 備え、 前記電流負荷セルのそれぞれが、

電流負荷と、

前記電流負荷を駆動する電流負荷駆動回路と、

を備えた半導体装置において、

データ線を電流駆動するドライバの1つの電流出力を入力端から入力し、複数 の出力端に、複数本のデータ線がそれぞれ接続されているセレクタを備え、

前記セレクタは、入力される出力セレクト信号に基づき、前記複数本のデータ 線のいずれか一つを選択して、前記ドライバの電流出力を、前記選択されたデー タ線に供給し、

前記セレクタに接続される前記複数本のデータ線は、それぞれ、対応する複数 の電流負荷セルと接続され、

前記電流負荷セルの各々において、

前記電流負荷駆動回路は、ソースが第1の電源に接続され、ドレインが直接又は、第3のスイッチを介して前記電流負荷の一端に接続されている第1のMOSトランジスタを備え、

前記電流負荷の他端は第2の電源に接続されており、

前記第1のMOSトランジスタのゲートと、前記第1の電源又は前記第1の電源とは別の電源とに、一端と他端がそれぞれ接続されている容量と、

前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードに 一端が接続されている第1のスイッチを備え、

前記第1のスイッチの他端は、直接又は、第2のスイッチを介して、対応する データ線に接続されており、

少なくとも、前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の電流負荷セルの各々の前記電流負荷駆動回路の前記第1のスイッチ、 又は、前記第1のスイッチと前記第2のスイッチと、に対応する制御信号を伝達する制御線を、前記セレクタに接続されるデータ線の本数分備え、

前記複数の電流負荷セルの各々において、前記電流負荷駆動回路の前記第1の スイッチの制御端子に、又は、前記第1のスイッチの制御端子と前記第2のスイッチの制御端子とに共通に、前記複数の電流負荷セルの各々に対応する制御信号 が供給される、ことを特徴とする半導体装置。

13. 基板上一方向に延在されている複数本のデータ線と、

前記データ線と直交する方向に延在される複数本の制御線と、を備え、

前記複数本のデータ線と前記複数本の制御線との交差部に電流負荷セルを複数 備え、

前記電流負荷セルのそれぞれが、

電流負荷と、

前記電流負荷を駆動する電流負荷駆動回路と、

を備えた半導体装置において、

データ線を電流駆動するドライバの1つの電流出力を入力端から入力し、複数 の出力端に、複数本のデータ線がそれぞれ接続されているセレクタを備え、

前記セレクタは、入力される出力セレクト信号に基づき、前記複数本のデータ 線のいずれか一つを選択して、前記ドライバの電流出力を、前記選択されたデー タ線に供給し、

前記セレクタに接続される前記複数本のデータ線は、それぞれ、対応する複数 の電流負荷セルに接続され、

前記電流負荷セルの各々において、

前記電流負荷駆動回路は、ソースが第1の電源に接続され、ドレインが直接又は、第3のスイッチを介して前記電流負荷の一端に接続されている第1のMOSトランジスタを備え、

前記電流負荷の他端は第2の電源に接続されており、

前記第1のMOSトランジスタのゲートと、前記第1の電源又は前記第1の電源とは別の電源とに、一端と他端がそれぞれ接続されている容量と、

前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードに 一端が接続されている第1のスイッチを備え、

前記第1のスイッチの他端は、第2のスイッチを介して、対応するデータ線に 接続されており、

少なくとも、前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の電流負荷セルの各々の前記電流負荷駆動回路の前記第1のスイッチ

に対応する制御信号を伝達する制御線を備え、

前記複数の電流負荷セルの各々の前記電流負荷駆動回路の第2のスイッチに対応して共通の制御信号を伝達する制御線を備え、

前記電流負荷セルの前記電流負荷駆動回路の前記第1のスイッチの制御端子に は、前記複数の前記電流負荷セルの各々に対応する制御信号が供給され、

前記電流負荷セルの前記電流負荷駆動回路の前記第2のスイッチの制御端子に は、前記共通の制御信号が供給される、ことを特徴とする半導体装置。

14. ソースが前記第1の電源に接続されゲートとドレインが接続されている第2のMOSトランジスタを備え、

前記第1のスイッチは、前記第2のMOSトランジスタのゲートと、前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードとの間に接続されており、

前記第2のスイッチは、前記第2のMOSトランジスタのドレインと、対応するデータ線との間に挿入されている、ことを特徴とする請求項12又は13記載の半導体装置。

- 15. 前記電流負荷の一端と前記第2の電源との間に第4のスイッチを備えることを特徴とする請求項12万至14のいずれか一に記載の半導体装置。
- 16. 前記第1のMOSトランジスタがTFTである、ことを特徴とする 請求項12乃至15のいずれか一に記載の半導体装置。
- 17. 前記第2のMOSトランジスタがTFTである、ことを特徴とする 請求項14記載の半導体装置。
- 18. 前記電流負荷が発光素子である、ことを特徴とする請求項12乃至17のいずれか一に記載の半導体装置。
- 19. 前記電流ドライバを前記半導体装置と同一基板上に搭載していることを特徴とする請求項12乃至18のいずれか一に記載の半導体装置。
- 20. 前記電流負荷が発光素子である、ことを特徴とする請求項12乃至19のいずれか一に記載の半導体装置。
- 21. 前記電流負荷が有機エレクトロルミネッセンス素子よりなる、ことを特徴とする請求項12乃至19のいずれか一に記載の半導体装置。

22. (補正後) 基板上一方向に延在されている複数本のデータ線と、

前記データ線と直交する方向に延在される複数本の制御線と、を備え、

前記複数本のデータ線と前記複数本の制御線との交差部に電流負荷セルを複数 備え、

前記電流負荷セルのそれぞれが、

電流負荷と、

前記電流負荷を駆動する電流負荷駆動回路と、

を備え、

データ線を電流駆動するドライバの1つの電流出力を入力端から入力し、複数 の出力端に、複数本のデータ線がそれぞれ接続されているセレクタを備え、

前記セレクタは、入力される出力セレクト信号に基づき、前記複数本のデータ 線のいずれか一つを選択して、前記ドライバの電流出力を、前記選択されたデー タ線に供給し、

前記セレクタに接続される前記複数本のデータ線は、それぞれ、対応する複数 の電流負荷セルに接続され、

前記電流負荷セルの各々において、

前記電流負荷駆動回路は、ソースが第1の電源に接続され、ドレインが前記電流負荷の一端に接続されている第1のMOSトランジスタを備え、

前記電流負荷の他端は第2の電源に接続されており、

前記第1のMOSトランジスタのゲートと、前記第1の電源又は他の電源とに一端と他端がそれぞれ接続されている容量と、

前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードに 一端が接続されている第1のスイッチを備え、

前記第1のスイッチの他端は、直接又は、第2のスイッチを介して、対応する データ線に接続されており、

前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の 電流負荷セルの各々に対応する制御信号を伝達する制御線を備え、

前記複数の電流負荷セルの各々において、前記電流負荷駆動回路の前記第1の スイッチの制御端子に、又は、前記第1のスイッチの制御端子と前記第2のスイ ッチの制御端子に共通に、前記複数の電流負荷セルの各々に対応して設けられている制御線を通して制御信号が供給される半導体装置の駆動方法であって、

- 1周期が、前記セレクタを介して前記ドライバに接続される複数本のデータ線 にそれぞれ接続される複数の前記電流負荷セルに対応する数の複数の駆動期間に 区分されており、
- (a) 前記複数の電流負荷セルのそれぞれに対応した各駆動期間では、前記セレクタによって前記複数のデータ線のうち1本の対応するデータ線が出力セレクト信号で選択され、
- (b) 前記複数の制御線のうち、前記セレクタで選択されたデータ線に対応する電流負荷セルに対応する制御線上を伝達する制御信号によって、前記電流負荷セル内の前記第1のスイッチ、又は第1及び第2のスイッチをオンすることで、前記電流負荷セル内の前記第1のMOSトランジスタに、前記データ線に供給されるドライバの電流出力に対応する電流を流し、
- (c) 前記セレクタが、前記出力セレクト信号に基づき次のデータ線の選択に 切替える前に、又は、切替と同時に、前記(a)で選択されていたデータ線に対 応する前記電流負荷セルに対応する制御線上を伝達する制御信号により、前記電流負荷セルの前記第1のスイッチ、又は前記第1及び第2のスイッチを、オフする制御を行い、
- 前記(a)乃至(c)の処理を、前記セレクタを介して前記ドライバに接続される複数本のデータ線のそれぞれに対して行うことで、前記1周期に対応する前記電流負荷セルへの電流書き込みを完了する、ことを特徴とする半導体装置の駆動方法。
  - 23. 基板上一方向に延在されている複数本のデータ線と、

前記データ線と直交する方向に延在される複数本の制御線と、を備え、

前記複数本のデータ線と前記複数本の制御線との交差部に電流負荷セルを複数備え、

前記電流負荷セルのそれぞれが、

電流負荷と、

前記電流負荷を駆動する電流負荷駆動回路と、

を備えた半導体装置において、

データ線を電流駆動するドライバの1つの電流出力を入力端から入力し、複数 の出力端に、複数本のデータ線がそれぞれ接続されているセレクタを備え、

前記セレクタは、入力される出力セレクト信号に基づき、前記複数本のデータ 線のいずれか一つを選択して、前記ドライバの電流出力を、前記選択されたデー タ線に供給し、

前記セレクタに接続される前記複数本のデータ線は、それぞれ、対応する複数 の電流負荷セルに接続され、

前記電流負荷セルの各々において、

前記電流負荷駆動回路は、ソースが第1の電源に接続され、ドレインが前記電流負荷の一端に接続されている第1のMOSトランジスタを備え、

前記電流負荷の他端は第2の電源に接続されており、

前記第1のMOSトランジスタのゲートと、前記第1の電源又は他の電源とに 一端と他端がそれぞれ接続されている容量と、

前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードに 一端が接続されている第1のスイッチを備え、

前記第1のスイッチの他端は、第2のスイッチを介して、対応するデータ線に 接続されており、

前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の 電流負荷セルの各々の前記電流負荷駆動回路の前記第1のスイッチに対応する制 御信号を伝達する制御線を備え、

前記複数の電流負荷セルの各々の前記電流負荷駆動回路の第2のスイッチに対応して共通の制御信号を伝達する共通の制御線を備え、

前記電流負荷セルの前記電流負荷駆動回路の前記第1のスイッチの制御端子に は、複数の前記電流負荷セルの各々に対して個別に設けられている制御信号が供 給され、

前記電流負荷セルの前記電流負荷駆動回路の前記第2のスイッチの制御端子に は、前記共通の制御信号が供給される半導体装置の駆動方法であって、

1周期が、前記セレクタを介して前記ドライバに接続される複数本のデータ線

にそれぞれ接続される複数の前記電流負荷セルに対応する数の複数の駆動期間に 区分されており、

前記共通の制御信号により、前記1周期の間、前記電流負荷セル内の前記第2 のスイッチをオンし、

- (a) 前記複数の電流負荷セルのそれぞれに対応した各駆動期間では、前記セレクタによって前記複数のデータ線のうち1本の対応するデータ線が出力セレクト信号で選択され、
- (b) 前記複数の制御線のうち、前記セレクタで選択されたデータ線に対応する電流負荷セルに対応する制御線上を伝達する制御信号によって、前記電流負荷セル内の前記第1のスイッチをオンすることで、前記電流負荷セル内の前記第1のMOSトランジスタに、前記データ線に供給されるドライバの電流出力に対応する電流を流し、
- (c) 前記セレクタが、前記出力セレクト信号に基づき次のデータ線の選択に 切替える前に、又は、切替と同時に、前記(a)で選択されていたデータ線に対 応する前記電流負荷セルに対応する制御線上を伝達する制御信号により、前記第 1 スイッチをオフする制御を行い、
- 前記(a)乃至(c)の処理を、前記セレクタを介して前記ドライバに接続される複数本のデータ線のそれぞれに対して行うことで、前記1周期に対応する前記電流負荷セルへの電流書き込みを完了する、ことを特徴とする半導体装置の駆動方法。
- 24. ソースが前記第1の電源に接続されゲートとドレインが接続されている第2のMOSトランジスタを備え、

前記第1のスイッチは、前記第2のMOSトランジスタのゲートと、前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードとの間に接続されており、

前記第2のスイッチは、前記第2のMOSトランジスタのドレインと、対応するデータ線との間に挿入されている、ことを特徴とする請求項22又は23記載の半導体装置の駆動方法。

25. 基板上一方向に延在されている複数本のデータ線と、

前記データ線と直交する方向に延在される複数本の制御線と、を備え、

前記複数本のデータ線と前記複数本の制御線との交差部に電流負荷セルを複数 備え、

前記電流負荷セルのそれぞれが、

電流負荷と、

前記電流負荷を駆動する電流負荷駆動回路と、を備え、

データ線を電流駆動するドライバの1つの電流出力を入力端から入力し、複数 の出力端に、複数本のデータ線がそれぞれ接続されているセレクタを備え、

前記セレクタは、入力される出力セレクト信号に基づき、前記複数本のデータ 線のいずれか一つを選択して、前記ドライバの電流出力を、前記選択されたデー タ線に供給し、

前記セレクタに接続される前記複数本のデータ線は、それぞれ、対応する複数 の電流負荷セルに接続され、

前記電流負荷セルの各々において、

前記電流負荷駆動回路は、ソースが第1の電源に接続され、ドレインが、スイッチ (「第3のスイッチ」という)を介して前記電流負荷の一端に接続されている第1のMOSトランジスタを備え、

前記電流負荷の他端は第2の電源に接続されており、

前記第1のMOSトランジスタのゲートと、前記第1の電源又は他の電源とに一端と他端がそれぞれ接続されている容量と、

前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードに 一端が接続されている第1のスイッチを備え、

前記第1のスイッチの他端は、直接又は、第2のスイッチを介して、対応する データ線に接続されており、

前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の 電流負荷セルの各々に対応する制御信号を伝達する制御線を備え、

前記複数の電流負荷セルの各々において、前記電流負荷駆動回路の前記第1の スイッチの制御端子に、又は、前記第1のスイッチの制御端子と前記第2のスイ ッチの制御端子に共通に、前記複数の電流負荷セルの各々に対応する制御線を通 して制御信号が供給され、

前記電流負荷の一端と前記第3のスイッチとの接続点ノードと前記第2の電源 との間に第4のスイッチを備え、

前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の電流負荷セルの前記電流負荷駆動回路に対して、前記第3のスイッチの制御端子に接続される共通の制御線が設けられており、前記第4のスイッチの制御端子に接続される共通の制御線が設けられている半導体装置の駆動方法であって、

1周期が、前記セレクタを介して前記ドライバに接続される複数本のデータ線にそれぞれ接続される複数の前記電流負荷セルに対応する数の複数の駆動期間に区分されており、

- (a) 前記複数の電流負荷セルのそれぞれに対応した各駆動期間では、前記セレクタによって前記複数のデータ線のうち1本の対応するデータ線が出力セレクト信号で選択され、
- (b) 前記複数の制御信号のうち、前記セレクタで選択されたデータ線に対応する電流負荷セルに対応する制御信号によって、前記電流負荷セル内の前記第1のスイッチ、又は第1及び第2のスイッチをオンし、前記共通の制御線上の制御信号により、前記第3のスイッチはオフ状態とし、前記第1のMOSトランジスタのゲートに接続される前記容量の端子電圧を、前記データ線に供給されるドライバの電流出力に対応する電圧に設定し、
- (c) 前記セレクタが、前記出力セレクト信号に基づき次のデータ線の選択に 切替える前に、又は、切替と同時に、前記(a)で選択されていたデータ線に対 応する前記電流負荷セルに対応する制御信号により、前記電流負荷セルの前記第 1のスイッチ、又は前記第1及び第2のスイッチを、オフする制御を行い、
- 前記(a) 乃至(c) の処理を、前記セレクタを介して前記ドライバに接続される複数本のデータ線のそれぞれに対して行うことで、前記1周期に対応する前記電流負荷セルの前記第1のMOSトランジスタへの電流設定を行い、
- (d) 前記周期につづいて前記第3のスイッチをオンし、前記電流負荷セルの 前記第1のMOSトランジスタのドレイン電流が前記電流負荷セルに供給される、 ことを特徴とする半導体装置の駆動方法。

26. 基板上一方向に延在されている複数本のデータ線と、

前記データ線と直交する方向に延在される複数本の制御線と、を備え、

前記複数本のデータ線と前記複数本の制御線との交差部に電流負荷セルを複数 備え、

前記電流負荷セルのそれぞれが、

電流負荷と、

前記電流負荷を駆動する電流負荷駆動回路と、を備えた半導体装置において、 データ線を電流駆動するドライバの1つの電流出力を入力端から入力し、複数 の出力端に、複数本のデータ線がそれぞれ接続されているセレクタを備え、

前記セレクタは、入力される出力セレクト信号に基づき、前記複数本のデータ 線のいずれか一つを選択して、前記ドライバの電流出力を、前記選択されたデー タ線に供給し、

前記セレクタに接続される前記複数本のデータ線は、それぞれ、対応する複数 の電流負荷セルに接続され、

前記電流負荷セルの各々において、

前記電流負荷駆動回路は、ソースが第1の電源に接続され、ドレインが、スイッチ(「第3のスイッチ」という)を介して前記電流負荷の一端に接続されている第1のMOSトランジスタを備え、

前記電流負荷の他端は第2の電源に接続されており、

前記第1のMOSトランジスタのゲートと、前記第1の電源又は他の電源とに 一端と他端がそれぞれ接続されている容量と、

前記第1のMOSトランジスタのゲートと前記容量の一端との接続点ノードに 一端が接続されている第1のスイッチを備え、

前記第1のスイッチの他端は、第2のスイッチを介して、対応するデータ線に 接続されており、

前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の 電流負荷セルの各々の前記電流負荷駆動回路の前記第1のスイッチに対応する制 御信号を伝達する制御線を備え、

前記複数の電流負荷セルの各々の前記電流負荷駆動回路の第2のスイッチに対

応して共通の制御線を備え、

前記電流負荷セルの前記電流負荷駆動回路の前記第1のスイッチの制御端子には、複数の前記電流負荷セルの各々に対応する制御線を通して制御信号が供給され、

前記電流負荷セルの前記電流負荷駆動回路の前記第2のスイッチの制御端子に は、前記共通の制御線を通して制御信号が供給され、

前記電流負荷の一端と前記第3のスイッチとの接続点ノードと前記第2の電源 との間に第4のスイッチを備え、

前記セレクタに接続される複数本のデータ線にそれぞれ接続される前記複数の 電流負荷セルの前記電流負荷駆動回路に対して、前記第3のスイッチの制御端子 に接続される共通の制御線が設けられており、前記第4のスイッチの制御端子に 接続される共通の制御線が設けられている半導体装置の駆動方法であって、

1周期が、前記セレクタを介して前記ドライバに接続される複数本のデータ線にそれぞれ接続される複数の前記電流負荷セルに対応する数の複数の駆動期間に 区分されており、

前記1周期の間、それぞれの前記共通の制御線上の制御信号により、前記電流 負荷セル内の前記第2のスイッチをオンし、前記第3のスイッチはオフし、

- (a) 前記複数の電流負荷セルのそれぞれに対応した各駆動期間では、前記セレクタによって前記複数のデータ線のうち1本の対応するデータ線が出力セレクト信号で選択され、
- (b) 前記複数の制御線のうち、前記セレクタで選択されたデータ線に対応する電流負荷セルに対応する制御信号によって、前記電流負荷セル内の前記第1のスイッチをオンすることで、前記電流負荷セル内の前記第1のMOSトランジスタのゲートに接続される前記容量の端子電圧を、前記データ線に供給されるドライバの電流出力に対応する電圧に設定し、
- (c) 前記セレクタが、前記出力セレクト信号に基づき次のデータ線の選択に 切替える前に、又は、切替と同時に、前記 (a) で選択されていたデータ線に対 応する前記電流負荷セルに対応する制御信号により、前記第1スイッチをオフする制御を行い、

- 前記(a)乃至(c)の処理を、前記セレクタを介して前記ドライバに接続される複数本のデータ線のそれぞれに対して行うことで、前記1周期に対応する前記電流負荷セルの前記第1のMOSトランジスタへの電流設定を行い、
- (d) 前記周期につづいて前記第3のスイッチをオンし、前記電流負荷セルの前記第1のMOSトランジスタのドレイン電流が前記電流負荷セルに供給される、ことを特徴とする半導体装置の駆動方法。
- 27. 前記(d)の処理において、前記第4のスイッチがオンする期間は、 前記第3のスイッチがオフしている期間と同じ、又は含まれていることを特徴と する請求項25又は26記載の半導体装置の駆動方法。
- 28. 前記電流負荷が、発光素子よりなり、前記一周期が1水平期間である、ことを特徴とする請求項22万至27のいずれか一に記載の半導体装置の駆動方法。
- 29. (補正後) 一方向に延在されている複数本のデータ線と、該データ線と直交する方向に延在される複数本の制御線と、を備え、前記データ線と前記制御線との交差部に電流負荷セルをマトリックス状に備えた半導体装置において、

前記電流負荷セルは、

電流負荷と、

第1の電源と第2の電源との間に、前記電流負荷と直列形態に接続されている トランジスタと、

前記トランジスタの制御端子と前記第1の電源の間に接続された容量と、

前記トランジスタの制御端子と対応するデータ線との間に接続された少なくとも一つのスイッチと、を備え、前記電流負荷を駆動する電流負荷駆動回路と、を備え、

前記スイッチを制御する制御線を、少なくとも、半導体装置の1ラインにおいて電流ドライバの1電流出力が選択できるデータ線の本数と同じ数分備え、

前記電流ドライバの1電流出力をセレクタを介して複数のデータ線に接続し、 1水平期間において、前記セレクタを介して前記電流ドライバの1電流出力に接 続される複数本のデータ線と、前記複数本のデータ線のそれぞれに対応する複数 の前記電流負荷セルの前記スイッチの少なくとも一つが、時分割で、駆動制御さ 42/1

される、ことを特徴とする半導体装置。

# 50 Sanslation

# PATENT COOPERATION TREATY



# **PCT**

# INTERNATIONAL PRELIMINARY EXAMINATION REPORT

	(PCT Article 36 and	d Rule 70)		
applicant's or agent's file reference	OR FURTHER ACTION	SeeNotificati Examination	ionofTransmittalofInternational Preliminary Report (Form PCT/IPEA/416)	
DP-913PCT International application No.	International filing date (day/month/year) 15 January 2003 (15.01.03)		Priority date (day/month/year) 17 January 2002 (17.01.02)	
PCT/JP03/00276 International Patent Classification (IPC) or nation G09G 3/30, 3/20				
Applicant	NEC CORPORA	ATION		
and is transmitted to the approximates  2. This REPORT consists of a total of _	3 sheets, incl	luding this cove	ications made before this Authority (see Rule	
These annexes consist of a total of <u>14</u> sheets.				
IV Lack of unity of inv V Reasoned statemen citations and expla VI Certain documents Certain defects in	of opinion with regard to r vention at under Article 35(2) with mations supporting such sta	novelty, inventive regard to novelentement	ve step and industrial applicability  ty, inventive step or industrial applicability;	
Date of submission of the demand 15 January 2003 (15)	5.01.03)	Date of compl	etion of this report 01 October 2003 (01.10.2003)	
Name and mailing address of the IPEA/J	[ <b>P</b> ·	Authorized of	•	
Facsimile No.		Telephone N	0.	

# INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/JP03/00276

I. Basis of the report								
1. With regard to the elements of the international application:*								
		the international application as originally filed						
	$\boxtimes$	the des	scription:					
		pages	1-24	, as originally filed				
		pages		, filed with the demand				
		pages	, filed with the letter of					
	$\boxtimes$	the clai	ims:					
		pages		, as originally filed				
		pages	, as amended (together	with any statement under Article 19				
		pages		, filed with the demand				
		pages	, filed with the letter of	19 September 2003 (19.09.2003)				
	$\boxtimes$	the drav	wings:					
		pages	1-16	, as originally filed				
		pages						
		pages	, filed with the letter of					
		the seque	ence listing part of the description:					
		pages		, as originally filed				
		pages		, filed with the demand				
		pages	, filed with the letter of					
2.	the in	With regard to the language, all the elements marked above were available or furnished to this Authority in the language in which the international application was filed, unless otherwise indicated under this item.  These elements were available or furnished to this Authority in the following language which is:  the language of a translation furnished for the purposes of international search (under Rule 23.1(b)).  the language of publication of the international application (under Rule 48.3(b)).  the language of the translation furnished for the purposes of international preliminary examination (under Rule 55.2 and/ or 55.3).						
3.	With preli	minary e	to any nucleotide and/or amino acid sequence disclosed in the internation was carried out on the basis of the sequence listing:  ned in the international application in written form.	onal application, the international				
		filed to	ogether with the international application in computer readable form.					
		furnish	ned subsequently to this Authority in written form.					
		furnish	ned subsequently to this Authority in computer readable form.					
The statement that the subsequently furnished written sequence listing does not go beyond the disclosure international application as filed has been furnished.								
	Ш		tatement that the information recorded in computer readable form is identical turnished.	to the written sequence listing has				
4.		The am	mendments have resulted in the cancellation of:					
			the description, pages					
			the claims, Nos.					
			the drawings, sheets/fig					
5.		This rep	port has been established as if (some of) the amendments had not been made, sine the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	ce they have been considered to go				
	in thi	acement s is report '0.17).	sheets which have been furnished to the receiving Office in response to an invitati t as "originally filed" and are not annexed to this report since they do not	ion under Article 14 are referred to contain amendments (Rule 70.16				
**	Any r	eplaceme	ent sheet containing such amendments must be referred to under item 1 and annexe	ed to this report.				

### INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. PCT/JP 03/00276

1-29

NO

YES

NO

V.	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement						
1.	Statement						
	Novelty (N)	Claims	1-29	YES			
		Claims		NO NO			
	Inventive step (IS)	Claims	1-29	YES			

Claims

Claims

Claims

2. Citations and explanations

Claims 1 to 29

Industrial applicability (IA)

None of the documents cited in the international search report either discloses or suggests an invention having both a feature wherein one of a plurality of data lines is selected for one current output of a current driver which supplies current to data lines; and a feature wherein the number of control lines provided which control switches connected to transistor gates of a current load driving circuit is equal to or exceeds the number of data lines which enables selection of one current output of a current driver in a single line of a semiconductor device.